На восьмом семинаре по обмену знаниями между индустрией, наукой и университетами в Сеуле вице-президент Samsung Foundry Шин Чонг-шин сделал заявление, которое чётко показало, куда движется вся полупроводниковая отрасль: «Миниатюризация технологических процессов сегодня даёт лишь 10–15% улучшения». Другими словами, эра, когда уменьшение нанометров автоматически приносило революционный скачок производительности, уходит в прошлое. Теперь на первый план выходит не размер, а интеллект — подход Design-Technology Co-Optimization (DTCO), объединяющий инженеров, архитекторов и разработчиков схем.
Samsung уже представила свой передовой 2-нм техпроцесс с архитектурой Gate-All-Around (GAA), который значительно превосходит старые FinFET-решения по эффективности и производительности. Однако Шин подчеркнул, что простое уменьшение транзисторов больше не спасает ситуацию: «На уровне 7 нм около 10% улучшений достигались благодаря DTCO, а при 3 нм и ниже эта доля вырастет до 50%». То есть половина прогресса новых чипов теперь обеспечивается не физикой, а совместной оптимизацией дизайна и процесса производства.
DTCO — не модное слово, а новая философия. Это целая экосистема, где инженеры изучают ограничения текущих техпроцессов и совместно с дизайнерами ищут обходные пути. По данным The Elec, в Samsung такие команды работают даже с клиентами вроде Tesla, помогая им адаптировать проект под особенности техпроцесса, чтобы уменьшить площадь кристалла и снизить энергопотребление.
Переход Samsung от FinFET к GAA отражает эту стратегию. Первый 3-нм узел страдал от низких выходов, но 2-нм версия уже демонстрирует ощутимый прогресс. «Даже 1–2% улучшения — это колоссально, — отметил Шин. — На этом уровне такие различия могут определить выбор технологии». Чтобы добиться этих крошечных, но решающих процентов, компания активно внедряет искусственный интеллект, который автоматически создаёт оптимальные структуры ячеек, минимизируя площадь и энергозатраты.
В будущем Samsung пойдёт ещё дальше — к системной оптимизации. Новые направления, такие как System-Process Co-Optimization (SPCO) и System-Design-Process Co-Optimization (SDTCO), должны объединить уровень микросхем с архитектурой и даже программным обеспечением. Это позволит достигать прорывов не только в производительности, но и в энергоэффективности и интеграции компонентов. Уже известно, что базовый дизайн второго поколения 2-нм GAA завершён, а улучшенная версия SF2P+ появится примерно через два года. Похоже, компания сознательно замедлила переход к 1,4 нм, чтобы довести нынешнюю технологию до совершенства вместо того, чтобы гнаться за TSMC.
Мир полупроводников больше не гонится за уменьшением нанометров — он гонится за умом. IBM ещё 15 лет назад предупреждала о конце «скейлинга транзисторов», и сегодня это стало реальностью. В ближайшие годы именно AI, квантовые вычисления и совместная оптимизация определят, кто останется лидером на рынке кремниевых мозгов.